数字电子技术基础 智慧树网课章节测试答案

点击下方查看答案

第一章 章节测试

1、n输入逻辑函数的真值表上，输入部分共有2n行，分别表示了该逻辑函数全部的输入条件组合。（    ）

A:错

B:对

答案: 【】

2、至少需要（     ）位二进制数，才能完整表示1位十进制数。

A:1

B:3

C:4

D:2

答案: 【】

3、8421BCD码是一种有权值码，也是明码，编码方案是固定的。（    ）

A:对

B:错

答案: 【】

4、用于化简逻辑相邻项的化简公式是（     ）。

A:多余项定律

B:吸收定律2

C:吸收定律3

D:吸收定律1

答案: 【

】

5、 “异或”和“同或”是同级运算，且运算优先级高于“与逻辑 ”。（    ）

A:错

B:对

答案: 【】

第二章 章节测试

1、普通TTL非门电路中，输入级二极管的作用在于（     ）。

A:防止输入电压过低   

B:使电源电压更稳定

C:防止输入电压过高

D:构成输入级回路

答案: 【

】

2、 TTL逻辑门工作时，如果某个输入端悬空，其工作情况等效于该端接入逻辑低电平。（    ）

A:对

B:错

答案: 【】

3、逻辑门电路多余输入端的处理原则是在保证逻辑功能正确的前提下，给多余输入端接入确定电平。（    ）

A:错

B:对

答案: 【】

4、 CMOS逻辑门的多余输入端不能悬空，必须根据逻辑要求进行相应处理。（    ）

A:错

B:对

答案: 【】

5、当TTL与非门的输入端（    ）相当于输入为逻辑1 。

A:接地时

B:悬空时

C:并联时

D:接电源时

答案: 【

】

第三章 章节测试

1、常用的逻辑函数化简公式包括（      ）。

A:吸收定律3

B:多余项定律

C:吸收定律1

D:吸收定律2

答案: 【】

2、一个逻辑函数的任意两个最小项之积必为1。（    ）

A:错

B:对

答案: 【】

3、卡诺图上几何相邻的两个最小项一定互为逻辑相邻项。（    ）

A:对

B:错

答案: 【】

4、 一个逻辑函数的最简表达式是唯一的。（    ）

A:错

B:对

答案: 【】

5、组合逻辑电路波形图的整体分析法过程类似于（     ）的整体分析法过程。

A:真值表

B:卡诺图

C:逻辑表达式

D:逻辑电路图

答案: 【

】

第四章 章节测试

1、总体而言，组合逻辑电路的设计流程和分析流程互为逆过程。（      ）

A:错

B:对

答案: 【】

2、要扩展得到16-4线优先编码器，需要（     ）片8-3线优先编码器。

A:4

B:2

C:1

D:3

答案: 【

】

3、要扩展得到5-32线译码器，需要（     ）片3-8线译码器。

A:3

B:2

C:4

D:1

答案: 【

】

4、使用4选1数据选择器扩展实现16选1数据选择器时，需要利用芯片控制端扩展得到2位高位输入地址。（      ）

A:对

B:错

答案: 【】

5、应用二进制译码器、或者数据选择器，都可以方便地实现组合逻辑电路。（    ）

A:错

B:对

答案: 【】

第五章 章节测试

1、时序逻辑电路由组合逻辑器件和（     ）共同构成。

A:数据选择器

B:异或门

C:译码器

D:触发器

答案: 【

】

2、根据电路中触发器的工作时刻是否统一来划分，时序逻辑电路可以分为（     ）两类。

A:同步时序电路和异步时序电路

B:中规模集成器件和大规模集成器件

C:米里型和莫尔型

D:计数器和寄存器

答案: 【

】

3、可以用米里型状态表表达一个莫尔型时序电路，不能用莫尔型状态表表达一个米里型时序电路。（    ）

A:错

B:对

答案: 【】

4、同步RS触发器的输入激励信号R、S比输入时钟信号CLK的信号优先级高。（    ）

A:对

B:错

答案: 【】

5、与RS触发器类似，JK触发器同样不允许两个输入激励同时有效。（    ）

A:对

B:错

答案: 【】

第六章 章节测试

1、根据一个时序逻辑电路的状态图总结逻辑功能时，重点是总结该电路的状态迁移特点。（    ）

A:对

B:错

答案: 【】

2、要实现六进制加法计数器，内部需要使用（     ）个触发器。

A:2

B:1

C:4

D:3

答案: 【

】

3、要实现一个7进制加法计数器，需要使用（     ）片10进制加法计数器。

A:4

B:2

C:1

D:3

答案: 【

】

4、应用一个大模数计数器，以清零法实现小模数计数器时，状态“全0”必然包含在设计目标的工作循环当中。（      ）

A:对

B:错

答案: 【】

5、使用4位二进制同步加法计数器74LS161实现256进制加法计数器时，只能采用同步方式扩展，不能采用异步方式扩展。（     ）

A:错

B:对

答案: 【】

第七章 章节测试

1、施密特触发器具有波形整形，滤除干扰的作用。（     ）

A:对

B:错

答案: 【】

2、多谐振荡器是一种自激振荡电路，没有输入激励信号。（    ）

A:错

B:对

答案: 【】

3、（         ）常用于对脉冲波形的整形。

A:多谐振荡器

B:单稳态触发器

C:双稳态触发器  

D:施密特触发器   

答案: 【

】

4、多谐振荡器没有稳态，而单稳态触发器只有一个稳态。（   ）

A:对

B:错

答案: 【】

5、施密特触发器是（       ）的矩形波。

A:将方波变为同频率

B:将正弦波变为不同频率

C:将方波变为不同频率

D:将正弦波变为同频率

答案: 【】

第八章 章节测试

1、一个无符号4位权电阻DAC，最低位处的电阻为40KΩ，则最高位处电阻为( )。

A:4KΩ

B:5KΩ

C:10KΩ

D:20KΩ

答案: 【】

2、4位倒T型电阻网络DAC的电阻网络的电阻取值有（）种。

A:1

B:2

C:4

D:8

答案: 【】

3、下面D/A转换器的转换误差最小的是（ ）。

A:1LSB

B:0.8LSB

C:0.5LSB

答案: 【】

4、D/A转换器产生转换误差的原因有（）。

A:参考电压的波动

B:运算放大器的零点漂移

C:模拟开关导通内阻和导通压降的差异

D:电阻网络中电阻阻值的偏差

答案: 【】

5、在下面3种类型的A/D转换器中，转换速度最高的是（ ）；转换精度最高的是（ ）；转换速度与转换精度均较高的是（ ）。

A:并联比较型（并行）A/D转换器

B:双积分型A/D转换器

C:逐位逼近型A/D转换器

答案: 【】

6、权电阻网络D/A转换器的电路简单且便于集成工艺制造，因此被广泛使用。（）

A:对

B:错

答案: 【】

7、D/A转换器的最大输出电压的绝对值可达到基准电压VREF。（）

A:对

B:错

答案: 【】

8、D/A转换器的位数越多，能够分辨的最小输出电压变化量就越小。（）

A:对

B:错

答案: 【】

9、A/D转换器的二进制数的位数越多，量化单位△越小。（）

A:对

B:错

答案: 【】

10、一个N位逐次逼近型A/D转换器完成一次转换要进行N次比较，需要N+2个时钟脉冲。（）

A:对

B:错

答案: 【】

11、双积分型A/D转换器速度慢，但抗干扰能力和精度都高。

A:对

B:错

答案: 【】

12、并联比较型A/D转换器的速度最快。

A:对

B:错

答案: 【】

13、一个6bit逐次逼近式A/D转换器，分辨率为0.05V，若模拟输入电压ui =1.8V，其数字输出量的数值为100000。

A:对

B:错

答案: 【】

14、具有双极性输出的DAC，将符号位反接至低位即可。

A:对

B:错

答案: 【】

15、如果要求一个D/A转换器能分辨5mV的电压，设其满量程电压为10V，其输入端数字量要10位才够用。

A:对

B:错

答案: 【】

16、4位倒T型电阻网络的DAC，其电阻网络的电阻取值共有（    ）种。

A:1

B:2

C:4

D:8

答案: 【

】

17、下面描述D/A转换器的转换误差的值中表示最小的是（ ）。

A:1LSB

B:0.8LSB

C:0.5LSB

答案: 【

】

18、D/A转换器产生转换误差的原因有（   ）。

A:参考电压的波动

B:运算放大器的零点漂移

C:模拟开关导通内阻和导通压降的差异

D:电阻网络中电阻阻值的偏差

答案: 【

】

19、权电阻网络型的D/A转换器，电路简单且便于集成工艺制造，因此被广泛使用。（  ）

A:对

B:错

答案: 【】

20、D/A转换器的最大输出电压的绝对值可达到转换器外接的基准电源电压值VREF。（   ）

A:对

B:错

答案: 【】

21、D/A转换器的参数中，分辨率可以这样理解，DAC的位数越多，能够分辨的最小输出电压变化量就越小，精度就越高。（  ）

A:对

B:错

答案: 【】

22、A/D转换器的二进制数的位数越多，其量化单位△越小。（  ）

A:对

B:错

答案: 【】

23、一个N位逐次逼近型A/D转换器完成一次转换要进行N次比较，需要N+2个时钟脉冲。（  ）

A:对

B:错

答案: 【】