问题
组合逻辑电路任何时刻的输出信号，与该时刻的输入信号有关，与以前的输入信号无关。
发布时间：2025-05-31 作者：国家开放大学 浏览：0次
组合逻辑电路任何时刻的输出信号，与该时刻的输入信号有关，与以前的输入信号无关。
选项：
A:对
B:错
您可能感兴趣的试题
-
电路如图所示。设电路中各触发器当前状态Q2 Q1 Q0为110，请问时钟CP作用下，触发器下一状态为 。
电路如图所示。设电路中各触发器当前状态Q2 Q1 Q0为110，请问时钟CP作用下，触发器下一状态为 。选项：A:110B:010C:101D:...
查看答案 -
假设JK触发器的现态Qn=0，要求Qn+1=0，则应使 。
假设JK触发器的现态Qn=0，要求Qn+1=0，则应使 。选项：A:J=×，K=0B:J=0，K=×C:J=K=1D:J=1，K=×...
查看答案 -
如图所示为由或非门构成的基本SR锁存器，输入S、R的约束条件是 。
如图所示为由或非门构成的基本SR锁存器，输入S、R的约束条件是 。选项：A:S+R=0B:S+R=1C:SR=0D:SR=1...
查看答案 -
如图所示为某计数器的时序图，由此可判定该计数器为 。
如图所示为某计数器的时序图，由此可判定该计数器为 。选项：A:八进制计数器B:九进制计数器C:四进制计数器D:十进制计数器...
查看答案 -
当传送十进制数5时，在余3BCD码奇校验码的校验位上值应为1。
当传送十进制数5时，在余3BCD码奇校验码的校验位上值应为1。选项：A:错B:对...
查看答案
